前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇數(shù)字電路設(shè)計論文范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

數(shù)字電路設(shè)計論文范文第1篇

關(guān)鍵詞：無線發(fā)射FSK射頻發(fā)射器nRF902

1概述

nRF902是一個單片發(fā)射器芯片，工作頻率范圍為862～870MHz的ISM頻帶。該發(fā)射器由完全集成的頻率合成器、功率放大器、晶體振蕩器和調(diào)制器組成。由于nRF902使用了晶體振蕩器和穩(wěn)定的頻率合成器，因此，頻率漂移很低，完全比得上基于SAW諧振器的解決方案。nRF902的輸出功率和頻偏可通過外接電阻進(jìn)行編程。電源電壓范圍為2.4～3.6V，輸出功率為10dBm，電流消耗僅9mA。待機(jī)模式時的電源電流僅為10nA。采用FSK調(diào)制時的數(shù)據(jù)速率為50kbits/s。因此，該芯片適合于報警器、自動讀表、家庭自動化、遙控、無線數(shù)字通訊應(yīng)用。

2引腳功能和結(jié)構(gòu)原理

nRF902采用SIOC-8封裝，各引腳功能如表1所列。

表1nRF902的引腳功能

引腳端符號功能

1XTAL晶振連接端/PWR-UP控制

2REXT功率調(diào)節(jié)/時鐘模式/ASK調(diào)制器字輸入

3XO8基準(zhǔn)時鐘輸出（時鐘頻率1/8）

4VDD電源電壓（+3V）

5DIN數(shù)字?jǐn)?shù)據(jù)輸入

6ANT2天線端

7ANT1天線端

8VSS接地端（0V）

圖1所示是nRF902的內(nèi)部結(jié)構(gòu)，從圖中可以看出：該芯片內(nèi)含頻率合成器、功率放大器、晶體振蕩器和調(diào)制器等電路。

通過nRF902的天線輸出端可將平衡的射頻信號輸出到天線，該引腳同時必須通過直流通道連接到電源VDD，電源VDD可通過射頻扼流圈或者環(huán)路天線的中心接入。ANT1/ANT2輸出端之間的負(fù)載阻抗為200～700Ω。如果需要10dBm的輸出功率，則應(yīng)使用400Ω的負(fù)載阻抗。

調(diào)制可以通過牽引晶振的電容來完成。要達(dá)到規(guī)定的頻偏，晶振的特性應(yīng)滿足：并聯(lián)諧振頻率fp應(yīng)等于發(fā)射中心頻率除以64，并聯(lián)等效電容Co應(yīng)小于7pF，晶振等效串聯(lián)電阻ESR應(yīng)小于60Ω，全部負(fù)載電容，包括印制板電容CL均應(yīng)小于10pF。由于頻率調(diào)制是通過牽引晶振的負(fù)載（內(nèi)部的變?nèi)荻O管）完成的，而外接電阻R4將改變變?nèi)荻O管的電壓，因此，改變R4的值可以改變頻偏。

將偏置電阻R2從REXT端連接到電源端VDD對可輸出功率進(jìn)行調(diào)節(jié)。nRF902的工作模式可通過表2所列方法進(jìn)行設(shè)置。

表2nPF902的工作模式設(shè)置

引腳

工作模式XTALREXTXO8DIN

低功耗模式（睡眠模式）GND---

時鐘模式VDDGNDVDD-

ASK模式VDDASK數(shù)據(jù)VDD或者GNDVDD

FSK模式VDDVDDVDD或者GNDFSK數(shù)據(jù)

在FSK模式時，調(diào)制數(shù)據(jù)將從DIN端輸入，這是nRF902的標(biāo)準(zhǔn)工作模式。

ASK調(diào)制可通過控制REXT端來實(shí)現(xiàn)。當(dāng)R2連接到VDD時，芯片發(fā)射載波。當(dāng)R2連接到地時，芯片內(nèi)部的功率放大器關(guān)斷。這兩個狀態(tài)可用ASK系統(tǒng)中的邏輯“1”和邏輯“0”來表示。在ASK模式，DIN端必須連接到VDD。

時鐘模式可應(yīng)用于外接微控制器的情況，nRF902可以給微控制器提供時鐘。它可在XO8端輸出基準(zhǔn)時鐘，XO8端輸出的時鐘信號頻率是晶振頻率的1/8。如晶振頻率為13.567MHz，則XO8輸出的時鐘信號頻率為1.695MHz。

在低功耗模式（睡眠模式），芯片的電流消耗僅10nA。在沒有數(shù)據(jù)發(fā)射時，芯片可工作在低功耗模式以延長電池的使用時間。電路從低功耗模式轉(zhuǎn)換到發(fā)射模式需要5ms的時間，從時鐘模式轉(zhuǎn)換到發(fā)射模式需要50μs的時間。

圖2nRF902的應(yīng)用電路

數(shù)字電路設(shè)計論文范文第2篇

論文關(guān)鍵詞：EDA，實(shí)驗(yàn)系統(tǒng)，模塊

 

1 引言

隨著電子技術(shù)的發(fā)展及電子系統(tǒng)設(shè)計周期縮短的要求，EDA技術(shù)得到迅猛發(fā)展。

EDA是ElectronicDesign Automation(電子設(shè)計自動化)的縮寫。EDA技術(shù)，就是以大規(guī)模可編程邏輯器件為設(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計開發(fā)工具，通過使用有關(guān)的開發(fā)軟件，自動完成電子系統(tǒng)設(shè)計的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)[1]。

目前，幾乎所有高校的電類專業(yè)都開設(shè)了EDA課程，為加強(qiáng)教學(xué)效果，通常都使用專門的EDA實(shí)驗(yàn)箱來輔助教學(xué)，但是實(shí)驗(yàn)箱采用了一體化結(jié)構(gòu)，所有的電路和器件都在一塊電路板上，在功能上難以根據(jù)需要進(jìn)行擴(kuò)展，不利于學(xué)生的創(chuàng)新設(shè)計，復(fù)雜系統(tǒng)難以實(shí)現(xiàn)；實(shí)驗(yàn)箱體積較大，不便攜帶；EDA 實(shí)驗(yàn)箱、單片機(jī)實(shí)驗(yàn)箱、DSP實(shí)驗(yàn)箱、ARM實(shí)驗(yàn)箱中很多功能模塊的硬件電路是相同的，但不同實(shí)驗(yàn)箱上相同模塊不能共享，存在資源浪費(fèi)。由于實(shí)驗(yàn)箱的上述缺點(diǎn)，很多高校都紛紛開始設(shè)計開發(fā)自己的實(shí)驗(yàn)系統(tǒng)模塊，提高實(shí)驗(yàn)箱的利用率，提高學(xué)生的工程創(chuàng)新能力[2][3]。

2 EDA實(shí)驗(yàn)系統(tǒng)開發(fā)的特點(diǎn)

EDA實(shí)驗(yàn)系統(tǒng)的開發(fā)具有以下特點(diǎn)：

（1）實(shí)驗(yàn)內(nèi)容由單一性向綜合性發(fā)展

早期開發(fā)的EDA實(shí)驗(yàn)系統(tǒng)主要是學(xué)生用來學(xué)習(xí)EDA課程、下載程序、進(jìn)行仿真的工具；使用實(shí)驗(yàn)系統(tǒng)是老師用來培養(yǎng)學(xué)生設(shè)計數(shù)字電路的能力、幫助學(xué)生學(xué)習(xí)和掌握開發(fā)語言的手段。因此EDA實(shí)驗(yàn)系統(tǒng)僅在電子類專業(yè)的EDA課程中使用，系統(tǒng)所提供的實(shí)驗(yàn)內(nèi)容僅限于簡單的數(shù)字電路設(shè)計，包括計數(shù)器、編碼譯碼器的設(shè)計、數(shù)碼管的顯示等。隨著EDA技術(shù)的發(fā)展，電信、通信等專業(yè)紛紛引入EDA實(shí)驗(yàn)系統(tǒng)，在“通信原理”等課程的實(shí)驗(yàn)教學(xué)中被廣泛應(yīng)用于實(shí)踐[4]，實(shí)驗(yàn)內(nèi)容也從單一的基本數(shù)字電路的設(shè)計發(fā)展到集EDA技術(shù)實(shí)驗(yàn)、單片機(jī)實(shí)驗(yàn)、DSP實(shí)驗(yàn)等為一體的綜合性的實(shí)驗(yàn)平臺[5]。因此，EDA實(shí)驗(yàn)平臺逐漸面向電子信息類相關(guān)專業(yè)的學(xué)生進(jìn)行課程的學(xué)習(xí)，課外競技活動，電子類設(shè)計比賽，并逐漸用于教師進(jìn)行科研。

（2）系統(tǒng)結(jié)構(gòu)從一體化向模塊化發(fā)展

早起開發(fā)的EDA實(shí)驗(yàn)系統(tǒng)在結(jié)構(gòu)上采用一體化的實(shí)驗(yàn)箱設(shè)計，所有的電路和器件都在一塊電路板上[6]。這樣，系統(tǒng)的使用雖然可以幫助學(xué)生掌握軟件的應(yīng)用，但也使學(xué)生對硬件電路不了解；另外，系統(tǒng)在功能上難以根據(jù)需要進(jìn)行擴(kuò)展，不利于學(xué)生進(jìn)行創(chuàng)新設(shè)計，復(fù)雜的系統(tǒng)則難以實(shí)現(xiàn)。因此在后來的EDA實(shí)驗(yàn)系統(tǒng)的開發(fā)上，大都都采用了模塊化的結(jié)構(gòu)[7][8]，即FPGA、單片機(jī)等做在一塊核心板上，其IO口以插針形式引出，以方便和外圍電路的連接；外圍電路則以模塊的形式單獨(dú)做在不同的電路板上，比如數(shù)碼管顯示模塊、按鍵模塊、LED顯示模塊等；根據(jù)不同的實(shí)驗(yàn)摘要的模塊搭建自己設(shè)計的電路，從而提高學(xué)習(xí)興趣，增強(qiáng)實(shí)驗(yàn)教學(xué)的效果；此外，模塊化的設(shè)計還方便老師對學(xué)生設(shè)計的重復(fù)實(shí)現(xiàn)，有利于教學(xué)水平的提高雜志鋪。

（3）核心芯片由單一化向豐富化發(fā)展

早期開發(fā)的EDA實(shí)驗(yàn)系統(tǒng)由于僅用于EDA課程的學(xué)習(xí)，其核心芯片大都為Altera公司的FPGA等可編程邏輯器件，開發(fā)語言環(huán)境主要為界面友好、操作簡便的Maxplus Ⅱ和Quartus Ⅱ。隨著EDA技術(shù)向不同學(xué)科不同專業(yè)的滲透，核心芯片逐漸發(fā)展為FPGA、單片機(jī)和DSP器件的綜合使用，開發(fā)語言也逐漸開始使用C語言或匯編語言等。這樣，實(shí)驗(yàn)系統(tǒng)能提供的實(shí)驗(yàn)內(nèi)容和規(guī)模均有所增加，除了基本的數(shù)字電路設(shè)計實(shí)驗(yàn)?zāi)K以外，還可以增設(shè)調(diào)制解調(diào)模塊、幀同步模塊、信號波形產(chǎn)生模塊等，擴(kuò)大了實(shí)驗(yàn)系統(tǒng)的使用率，使實(shí)驗(yàn)設(shè)備向大型化、先進(jìn)化發(fā)展。

（4）使學(xué)生的學(xué)習(xí)由被動向主動發(fā)展

電子技術(shù)的發(fā)展日新月異，早期的實(shí)驗(yàn)平臺由于其電路設(shè)計的封閉性，實(shí)驗(yàn)內(nèi)容只停留在驗(yàn)證實(shí)驗(yàn)上，很難加入自己設(shè)計的外圍電路。而模塊化數(shù)字電路開放實(shí)驗(yàn)平臺由于其接口電路的開放性，有能力的學(xué)生可以自行設(shè)計外圍電路達(dá)到提高的目的，對于成功的設(shè)計還可以加到以后的實(shí)驗(yàn)教學(xué)中，成為具有自主知識產(chǎn)權(quán)的模塊。

另外，由于整合了單片機(jī)、DSP等芯片的功能模塊，實(shí)驗(yàn)內(nèi)容得到很大擴(kuò)展，學(xué)生在實(shí)驗(yàn)過程中可以拓寬知識面，主動去學(xué)習(xí)了解實(shí)驗(yàn)所需要的知識，學(xué)習(xí)的主動性得到很大的提高，并且，由于實(shí)驗(yàn)由簡單的驗(yàn)證實(shí)驗(yàn)向綜合的大型設(shè)計過渡，學(xué)生在實(shí)驗(yàn)過程中更容易理解數(shù)字電路設(shè)計中硬件的概念以及工程的概念。

學(xué)生在設(shè)計實(shí)驗(yàn)時，可能會用到一些實(shí)驗(yàn)系統(tǒng)沒有開發(fā)出的模塊，這時，學(xué)生需要自己設(shè)計該電路模塊的電路圖以及制作PCB板，直至實(shí)際制作出該功能模塊。這樣，學(xué)生除了掌握編程、還需要去學(xué)習(xí)怎樣設(shè)計并制作電路板、學(xué)習(xí)該模塊與核心板的接口電路設(shè)計等相關(guān)知識，因此，在實(shí)驗(yàn)過程中，學(xué)生的積極性和主動性得到提高。同時，由于實(shí)驗(yàn)的規(guī)模逐漸增加，同學(xué)之間需要團(tuán)結(jié)合作才能共同完成一個實(shí)驗(yàn)，因此也鍛煉了同學(xué)之間的團(tuán)結(jié)合作精神。

3 結(jié)論

一個好的EDA實(shí)驗(yàn)平臺，能培養(yǎng)學(xué)生開拓創(chuàng)新精神和團(tuán)結(jié)協(xié)作精神、很強(qiáng)的實(shí)踐操作能力、工程設(shè)計能力、綜合應(yīng)用能力、科學(xué)研究能力以及獨(dú)立分析問題和解決問題的能力。我國高?，F(xiàn)階段所研制開發(fā)的EDA綜合實(shí)驗(yàn)平臺，能有效整合和優(yōu)化多個電子類實(shí)驗(yàn)課程的功能，為單片機(jī)和 EDA技術(shù)等課程提供了綜合實(shí)驗(yàn)平臺，為高校培養(yǎng)創(chuàng)新性人才提供良好的實(shí)驗(yàn)條件和氛圍。隨著電子技術(shù)的發(fā)展以及EDA技術(shù)的不斷深入發(fā)展，EDA實(shí)驗(yàn)平臺的開發(fā)也將會日益完善：大規(guī)?？删幊唐骷⒈皇褂?；實(shí)驗(yàn)系統(tǒng)將向體積小、功耗小的便攜式嵌入式系統(tǒng)發(fā)展。

參考文獻(xiàn)：

[1]廖超平,等著.EDA技術(shù)與VHDL實(shí)用教程[M]. 北京: 高等教育出版社, 2007:1

[2]劉延飛,等著.開發(fā)EDA綜合實(shí)驗(yàn)平臺，提高學(xué)生工程創(chuàng)新能力[J]. 實(shí)驗(yàn)室研究與探索, 2009,26(8):63-64.

[3]范勝利.一種基于模塊的EDA教學(xué)實(shí)驗(yàn)系統(tǒng)[J]. 讀與寫雜志, 2009,6(11):102

[4]韓偉忠著.EDA,DSP技術(shù)與通信實(shí)驗(yàn)裝置的總體設(shè)計[J]. 金陵職業(yè)大學(xué)學(xué)報, 2002,17(1),52-54

[5]孫旭,等著.單片機(jī)、DSP、EDA的綜合實(shí)驗(yàn)系統(tǒng)的設(shè)計[J]. 實(shí)驗(yàn)科學(xué)與技術(shù), 2008, 6(6): 55-57

[6]雷雪梅,等著.EDA教學(xué)實(shí)驗(yàn)箱的設(shè)計[J]. 內(nèi)蒙古大學(xué)學(xué)報(自然科學(xué)版), 2004, 35(3): 344-347

[6]劉建成,等著.EDA實(shí)驗(yàn)系統(tǒng)的設(shè)計與實(shí)現(xiàn)[J]. 實(shí)驗(yàn)室研究與探索, 2009, 28(1): 86-88

[6]史曉東,等著.數(shù)字系統(tǒng)EDA實(shí)驗(yàn)平臺的應(yīng)用及發(fā)展[J]. 實(shí)驗(yàn)室研究與探索, 2005, 24: 78-81

數(shù)字電路設(shè)計論文范文第3篇

關(guān)鍵詞：電磁干擾；電氣隔離；看門狗

在信號的傳輸過程中，不可避免的會遇到各種干擾，如何有效的減少或消除干擾，使信號能夠穩(wěn)定傳輸，是系統(tǒng)設(shè)計中的關(guān)鍵問題。本文以RS-485傳輸電路為例，從軟硬件兩方面分析信號在傳輸過程中會遇到的各種干擾，并給出具體的解決方案。

1  硬件抗干擾設(shè)計

在傳輸電路的設(shè)計過程中主要出現(xiàn)以下問題：電氣噪聲干擾傳輸線路；強(qiáng)電磁（雷電）沖擊；數(shù)字電路對模擬電路的干擾等。

針對上述問題的產(chǎn)生，本傳輸電路在硬件設(shè)計方面主要采取以下措施:

1) 對于芯片閑置的引腳，在不影響系統(tǒng)的邏輯功能的情況下接地或接電源。

2) 布線時，電源線和地線盡量粗。這樣不但有利于減少壓降，更重要是的是降低耦合噪聲。

3) 布線時盡量減少回路環(huán)的面積，以減少感應(yīng)噪聲。避免90度折線，減少高頻噪聲發(fā)射。

4) 晶振布線時，晶振和單片機(jī)引腳盡量靠近，晶振下方盡量不要走線。

5) 采用光耦元件實(shí)現(xiàn)RS-485接口的電氣隔離。這種方案可以承受高電壓、持續(xù)時間較長的瞬態(tài)干擾，實(shí)現(xiàn)起來也比較容易。

6) 旁路保護(hù)方法。利用瞬態(tài)抑制元件TVS管，將具有危害性的瞬態(tài)能量旁路到大地。

7) 將電源地和模擬地相隔離，通過0歐的電阻相連。將電源地和RS-485地相隔離，通過磁珠相連。

8) 正確地處理“模擬地”與“數(shù)字地”。數(shù)字電路是非線形的，邏輯門的開關(guān)都會產(chǎn)生電流沖擊，所以在數(shù)字地上高頻擾動很強(qiáng)烈。因此，數(shù)字地與模擬地不能有共同路徑或者環(huán)路，只應(yīng)單點(diǎn)連接。

RS-485信號傳輸?shù)木唧w電路如圖1所示

                圖1  RS-485信號傳輸電路

2  軟件抗干擾設(shè)計

系統(tǒng)的抗干擾措施，除了在硬件上消除干擾外，還必須從軟件設(shè)計上采取恰當(dāng)?shù)拇胧?，以便提高系統(tǒng)的可靠性，我們主要采用看門狗(Watchdog)監(jiān)視系統(tǒng)的運(yùn)行狀態(tài)。

看門狗又稱程序運(yùn)行監(jiān)視器，能有效的防止系統(tǒng)在不可預(yù)測的干擾作用下產(chǎn)生的程序執(zhí)行紊亂，即“程序跑飛”。目前很多MCU都自帶有內(nèi)部看門狗，我們在整機(jī)運(yùn)行是將看門狗打開，如果MCU不能在規(guī)定的時間內(nèi)將Watchdog復(fù)位，Watchdog從內(nèi)部觸發(fā)RESET中斷，將整個系統(tǒng)復(fù)位，從而使整個系統(tǒng)重新運(yùn)行，避免了程序死鎖。

信號傳輸電路的主程序如下：

    void main(void)

{

    uint idata  i,j；      定義i,j為無符號整型變量

  WDT_feed()；              為看門狗控制寄存器賦初值

  for(i=0;i

{

  WDT_feed()；            喂看門狗

  DelayMS(30)；

}

  InitSystem()；            系統(tǒng)初始化

  timer2_run；              定時器2開始工作

  while(1)                  進(jìn)入循環(huán)

{

  WDT_feed()；            喂看門狗

  while(!SystemTimerFlag)；當(dāng)SystemTimerFlag=1，跳出本層循環(huán)

    TimerTick20ms()；        保證程序的循環(huán)周期為20ms 

      RS23220ms()；            RS232函數(shù)

  KEY20ms()；              鍵盤輸入函數(shù)

  if(HardFailureFlag)；

  {                      ；如果RS485通訊失敗

  RS485StateLedOff()；  RS485狀態(tài)指示燈滅

  PizzerOn()；          蜂鳴器鳴叫 

  }

}

3  結(jié)語

本文針對信號在傳輸過程中受干擾問題，通過實(shí)例從軟、硬件兩方面給出了具體解決措施,極大地提高了系統(tǒng)的穩(wěn)定性。適用于各種遠(yuǎn)距離的有線傳輸系統(tǒng)。

參考文獻(xiàn)：

[1] 傅豐林等.電子線路基礎(chǔ)[M].西安:西安電子科技大學(xué)出版社,2001

[2] 謝金明等.高速數(shù)字電路設(shè)計與噪聲控制技術(shù).北京：電子工業(yè)出版社,2003-4

[3] 顧海洲等.PCB電磁兼容技術(shù)—設(shè)計實(shí)踐.北京：清華大學(xué)出版社,2004-6

[4] 工靜.低壓電力線傳輸特性分析.南京理工大學(xué)碩士論文，2000

數(shù)字電路設(shè)計論文范文第4篇

集成電路作為關(guān)系國民經(jīng)濟(jì)和社會發(fā)展全局的基礎(chǔ)性和先導(dǎo)性產(chǎn)業(yè)，是現(xiàn)代電子信息科技的核心技術(shù)，是國家綜合實(shí)力的重要標(biāo)志。鑒于我國集成電路市場持續(xù)快速的增長，對集成電路設(shè)計領(lǐng)域的人員需求也日益增加。集成電路是知識密集型的高技術(shù)產(chǎn)業(yè)，但人才缺失的問題是影響集成電路產(chǎn)業(yè)發(fā)展的主要問題之一。據(jù)統(tǒng)計，2012年我國對集成電路設(shè)計人才的需求是30萬人 [1-2]。為加大集成電路專業(yè)人才的培養(yǎng)力度，更好地滿足集成電路產(chǎn)業(yè)的人才需求，2003年教育部實(shí)施了“國家集成電路人才培養(yǎng)基地”計劃，同時增設(shè)了“集成電路設(shè)計和集成系統(tǒng)”的本科專業(yè)，很多高校都相繼開設(shè)了相關(guān)專業(yè)，大力培養(yǎng)集成電路領(lǐng)域高水平的骨干專業(yè)技術(shù)人才[3]。

黑龍江大學(xué)的集成電路設(shè)計與集成系統(tǒng)專業(yè)自2005年成立以來，從本科教學(xué)體系的建立、本科教學(xué)內(nèi)容的制定與實(shí)施、師資力量的培養(yǎng)與發(fā)展等方面進(jìn)行不斷的探索與完善。本文將結(jié)合多年集成電路設(shè)計與集成系統(tǒng)專業(yè)的本科教學(xué)實(shí)踐經(jīng)驗(yàn)，以及對相關(guān)院校集成電路設(shè)計專業(yè)本科教學(xué)的多方面調(diào)研，針對黑龍江大學(xué)該專業(yè)的本科教學(xué)現(xiàn)狀進(jìn)行分析和研究探索，以期提高本科教學(xué)水平，切實(shí)做好本科專業(yè)人才的培養(yǎng)工作。

一、完善課程設(shè)置

合理設(shè)置課程體系和課程內(nèi)容，是提高人才培養(yǎng)水平的關(guān)鍵。2009年，黑龍江大學(xué)集成電路設(shè)計與集成系統(tǒng)專業(yè)制定了該專業(yè)的課程體系，經(jīng)過這幾年教學(xué)工作的開展與施行，發(fā)現(xiàn)仍存在一些不足之處，于是在2014年黑龍江大學(xué)開展的教學(xué)計劃及人才培養(yǎng)方案的修訂工作中進(jìn)行了再次的改進(jìn)和完善。

首先，在課程設(shè)置與課時安排上進(jìn)行適當(dāng)?shù)恼{(diào)整。對于部分課程調(diào)整其所開設(shè)的學(xué)期及課時安排，不同課程中內(nèi)容重疊的章節(jié)或相關(guān)性較大的部分可進(jìn)行適當(dāng)刪減或融合。如：在原來的課程設(shè)置中，“數(shù)字集成電路設(shè)計”課程與“CMOS模擬集成電路設(shè)計”課程分別設(shè)置在教學(xué)第六學(xué)期和第七學(xué)期。由于“數(shù)字集成電路設(shè)計”課程中是以門級電路設(shè)計為基礎(chǔ)，所以學(xué)生在未進(jìn)行模擬集成電路課程的講授前，對于各種元器件的基本結(jié)構(gòu)、特性、工作原理、基本參數(shù)、工藝和版圖等這些基礎(chǔ)知識都是一知半解，因此對門級電路的整體設(shè)計分析難以理解和掌握，會影響學(xué)生的學(xué)習(xí)熱情及教學(xué)效果；而若在“數(shù)字集成電路設(shè)計”課程中添加入相關(guān)知識，與“CMOS模擬集成電路設(shè)計”課程中本應(yīng)有的器件、工藝和版圖的相關(guān)內(nèi)容又會出現(xiàn)重疊。在調(diào)整后的課程設(shè)置中，先開設(shè)了“CMOS模擬集成電路設(shè)計”課程，將器件、工藝和版圖的基礎(chǔ)知識首先進(jìn)行講授，令學(xué)生對于各器件在電路中所起的作用及特性能夠熟悉了解；在隨后“數(shù)字集成電路設(shè)計”課程的學(xué)習(xí)中，對于應(yīng)用各器件進(jìn)行電路構(gòu)建時會更加得心應(yīng)手，達(dá)到較好的教學(xué)效果，同時也避免了內(nèi)容重復(fù)講授的問題。此外，這樣的課程設(shè)置安排，將有利于本科生在“大學(xué)生集成電路設(shè)計大賽”的參與和競爭，避免因?qū)W期課程的設(shè)置問題，導(dǎo)致學(xué)生還未深入地接觸學(xué)習(xí)相關(guān)的理論課程及實(shí)驗(yàn)課程，從而出現(xiàn)理論知識儲備不足、實(shí)踐操作不熟練等種種情況，致使影響到參賽過程的發(fā)揮。調(diào)整課程安排后，本科生通過秋季學(xué)期中基礎(chǔ)理論知識的學(xué)習(xí)以及實(shí)踐操作能力的鍛煉，在參與春季大賽時能夠確保擁有足夠的理論知識和實(shí)踐經(jīng)驗(yàn)，具有較充足的參賽準(zhǔn)備，通過團(tuán)隊(duì)合作較好地完成大賽的各項(xiàng)環(huán)節(jié)，贏取良好賽果，為學(xué)校、學(xué)院及個人爭得榮譽(yù)，收獲寶貴的參賽經(jīng)驗(yàn)。

其次，適當(dāng)降低理論課難度，將教學(xué)重點(diǎn)放在掌握集成電路設(shè)計及分析方法上，而不是讓復(fù)雜煩瑣的公式推導(dǎo)削弱了學(xué)生的學(xué)習(xí)興趣，讓學(xué)生能夠較好地理解和掌握集成電路設(shè)計的方法和流程。

第三，在選擇優(yōu)秀國內(nèi)外教材進(jìn)行教學(xué)的同時，從科研前沿、新興產(chǎn)品及技術(shù)、行業(yè)需求等方面提取教學(xué)內(nèi)容，激發(fā)學(xué)生的學(xué)習(xí)興趣，實(shí)時了解前沿動態(tài)，使學(xué)生能夠積極主動地學(xué)習(xí)。

二、變革教學(xué)理念與模式

CDIO（構(gòu)思、設(shè)計、實(shí)施、運(yùn)行）理念，是目前國內(nèi)外各高校開始提出的新型教育理念，將工程創(chuàng)新教育結(jié)合課程教學(xué)模式，旨在緩解高校人才培養(yǎng)模式與企業(yè)人才需求的沖突[4]。

在實(shí)際教學(xué)過程中，結(jié)合黑龍江大學(xué)集成電路設(shè)計與集成系統(tǒng)專業(yè)的“數(shù)?；旌霞呻娐吩O(shè)計”課程，基于“逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）”的課題項(xiàng)目開展教學(xué)內(nèi)容，將各個獨(dú)立分散的模擬或數(shù)字電路模塊的設(shè)計進(jìn)行有機(jī)串聯(lián)，使之成為具有連貫性的課題實(shí)踐內(nèi)容。在教學(xué)周期內(nèi)，以學(xué)生為主體、教師為引導(dǎo)的教學(xué)模式，令學(xué)生“做中學(xué)”，讓學(xué)生有目的地將理論切實(shí)應(yīng)用于實(shí)踐中，完成“構(gòu)思、設(shè)計、實(shí)踐和驗(yàn)證”的整體流程，使學(xué)生系統(tǒng)地掌握集成電路全定制方案的具體實(shí)施方法及設(shè)計操作流程。同時，通過以小組為單位，進(jìn)行團(tuán)隊(duì)合作，在組內(nèi)或組間的相互交流與學(xué)習(xí)中，相互促進(jìn)提高，培養(yǎng)學(xué)生善于思考、發(fā)現(xiàn)問題及解決問題的能力，鍛煉學(xué)生團(tuán)隊(duì)工作的能力及創(chuàng)新能力，并可以通過對新結(jié)構(gòu)、新想法進(jìn)行不同程度獎勵加分的形式以激發(fā)學(xué)生的積極性和創(chuàng)新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學(xué)生得分，而是以畢業(yè)論文的撰寫要求，令每一組提供一份完整翔實(shí)的數(shù)據(jù)報告，鍛煉學(xué)生撰寫論文、數(shù)據(jù)整理的能力，為接下來學(xué)期中的畢業(yè)設(shè)計打下一定的基礎(chǔ)。而對于教師的要求，不僅要有扎實(shí)的理論基礎(chǔ)還應(yīng)具備豐富的實(shí)踐經(jīng)驗(yàn)，因此青年教師要不斷提高專業(yè)能力和素質(zhì)?？赏ㄟ^參加研討會、專業(yè)講座、企業(yè)實(shí)習(xí)、項(xiàng)目合作等途徑分享和學(xué)習(xí)實(shí)踐經(jīng)驗(yàn)，同時還應(yīng)定期邀請校外專家或?qū)I(yè)工程師進(jìn)行集成電路方面的專業(yè)座談、學(xué)術(shù)交流、技術(shù)培訓(xùn)等，進(jìn)行教學(xué)及實(shí)踐的指導(dǎo)。

三、加強(qiáng)EDA實(shí)踐教學(xué)

首先，根據(jù)企業(yè)的技術(shù)需求，引進(jìn)目前使用的主流EDA工具軟件，讓學(xué)生在就業(yè)前就可以熟練掌握應(yīng)用，將工程實(shí)際和實(shí)驗(yàn)教學(xué)緊密聯(lián)系，積累經(jīng)驗(yàn)的同時增加學(xué)生就業(yè)及繼續(xù)深造的機(jī)會，為今后競爭打下良好的基礎(chǔ)。2009―2015年，黑龍江大學(xué)先后引進(jìn)數(shù)字集成電路設(shè)計平臺Xilinx和FPGA實(shí)驗(yàn)箱、華大九天開發(fā)的全定制集成電路EDA設(shè)計工具Aether以及Synopsys公司的EDA設(shè)計工具等，最大可能地滿足在校本科生和研究生的學(xué)習(xí)和科研。而面對目前學(xué)生人數(shù)眾多但實(shí)驗(yàn)教學(xué)資源相對不足的情況，如果可以借助黑龍江大學(xué)的校園網(wǎng)進(jìn)行網(wǎng)絡(luò)集成電路設(shè)計平臺的搭建，實(shí)現(xiàn)遠(yuǎn)程登錄，則在一定程度上可以滿足學(xué)生在課后進(jìn)行自主學(xué)習(xí)的需要[5]。

其次，根據(jù)企業(yè)崗位的需求可合理安排EDA實(shí)踐教學(xué)內(nèi)容，適當(dāng)增加實(shí)踐課程的學(xué)時。如通過運(yùn)算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態(tài)機(jī)、分頻器、數(shù)顯鍵盤控制等各種類型電路模塊的設(shè)計和仿真分析，令學(xué)生掌握數(shù)字、模擬、數(shù)?；旌霞呻娐返脑O(shè)計方法及流程，在了解企業(yè)對于數(shù)字、模擬、數(shù)模混合集成電路設(shè)計以及版圖設(shè)計等崗位要求的基礎(chǔ)上，有針對性地進(jìn)行模塊課程的學(xué)習(xí)與實(shí)踐操作的鍛煉，使學(xué)生對于相關(guān)的EDA實(shí)踐內(nèi)容真正融會貫通，為今后就業(yè)做好充足的準(zhǔn)備。

第三，根據(jù)集成電路設(shè)計本科理論課程的教學(xué)內(nèi)容，以各應(yīng)用軟件為基礎(chǔ)，結(jié)合多媒體的教學(xué)方法，選取結(jié)合于理論課程內(nèi)容的實(shí)例，制定和編寫相應(yīng)內(nèi)容的實(shí)驗(yàn)課件及操作流程手冊，如黑龍江大學(xué)的“CMOS模擬集成電路設(shè)計”和“數(shù)字集成電路設(shè)計”課程，都已制定了比較詳盡的實(shí)踐手冊及實(shí)驗(yàn)內(nèi)容課件；通過網(wǎng)絡(luò)平臺，使學(xué)生能夠更加方便地分享教學(xué)資源并充分利用資源隨時隨地地學(xué)習(xí)。

四、搭建校企合作平臺

數(shù)字電路設(shè)計論文范文第5篇

【關(guān)鍵詞】復(fù)飛告警 FPGA PCB

FPGA是現(xiàn)場可編程門陣列，擁有較強(qiáng)的時序控制能力，不需要指令周期，速度快，支持多路大數(shù)據(jù)處理，可以滿足大數(shù)據(jù)處理電路的需要，同時還可以大大節(jié)省硬件電路的開發(fā)時間，使功能的增加或性能的改善非常容易。

1 復(fù)飛告警系統(tǒng)設(shè)計簡介

復(fù)飛告警系統(tǒng)主要運(yùn)用于民用航空空中交通管理局，以用來實(shí)現(xiàn)在飛機(jī)不能成功降落進(jìn)行復(fù)飛時，塔臺管制員能夠快速的通知周邊單位有飛機(jī)進(jìn)入復(fù)飛并采取緊急應(yīng)對措施。所以要求系統(tǒng)具有體積小、速度快、多路大數(shù)據(jù)同時處理的能力。

在早期的空管自動化中，當(dāng)管制發(fā)現(xiàn)飛機(jī)需要復(fù)飛或者飛機(jī)自己決定要復(fù)飛的時候，都是通過VHF（甚高頻通信）進(jìn)行告知或者溝通，這樣的通信存在著很大的安全隱患：

（1）及時性，不能快速地告知周邊相關(guān)單位。

（2）工作負(fù)擔(dān)重，既要通知又要處理，處理過程過于復(fù)雜。

（3）不能及時反饋，處理結(jié)果不能很快地告知周邊相關(guān)單位。

隨著技術(shù)的發(fā)展，復(fù)飛告警系統(tǒng)的設(shè)計越來越需要集成為一體，它要包含顯示系統(tǒng)、告警系統(tǒng)和警報系統(tǒng)；顯示系統(tǒng)能夠直觀的告知周邊相關(guān)單位哪架航班出現(xiàn)復(fù)飛和其當(dāng)前狀態(tài)；告警系統(tǒng)只要輕輕按觸能夠快速的把信息發(fā)出去；警報系統(tǒng)能夠發(fā)出警報聲音提醒管制注意有特殊情況的發(fā)生；為了實(shí)現(xiàn)復(fù)飛告警的這些要求，我們選擇以FPGA為核心來設(shè)計。

本文總結(jié)了基于FPGA設(shè)計的空中交通復(fù)飛告警系統(tǒng)，包含了核心芯片的選擇、電路設(shè)計和硬件電路設(shè)計。

2 電路原理圖設(shè)計

復(fù)飛告警的三個主要模塊：FPGA模塊、電源模塊、時鐘模塊。

2.1 FPGA模塊

由于復(fù)飛告警系統(tǒng)的高要求，系統(tǒng)的核心芯片選擇最為關(guān)鍵，合理的選型不僅能夠避免一系列的后期問題，更能夠提高產(chǎn)品的性能，延長使用期。如果FPGA負(fù)荷過重，器件發(fā)熱嚴(yán)重，會嚴(yán)重影響器件的性能、工作穩(wěn)定性和壽命；通過上面的思考，確定選擇ALTERA公司的EP1C3T144C8N芯片。

EP1C3T144C8N芯片中，嵌入了數(shù)據(jù)處理器。這個處理器對于在實(shí)現(xiàn)邏輯與數(shù)字信號處理的同時還需要強(qiáng)大處理器的用戶而言的確是不二之選。嵌入式硬件乘加模塊具有更高的靈活性與跟高效的處理能力在功耗得到進(jìn)一步降低的同時，模塊最大工作頻率得到了有效的提升，可支持大規(guī)模并行 DSP 算法。時鐘管理模塊 （CMT） 為 FPGA 提供最靈活、最高性能的時鐘控制。從上面的分析中，可以看出EP1C3T144C8N的性能完全符合我們的需求。

2.2 電源模塊

本次電源模塊需要把5V的交流電轉(zhuǎn)換為3.3v和1.5v電壓，考慮到電壓的穩(wěn)定性、功率輸出、芯片兼容性我們所選用的供電芯片是美國德州儀器公司的AMS1117，它是一款高效率電源芯片，能夠提供穩(wěn)定的電流和相應(yīng)的電壓。

2.3 時鐘模塊

時鐘模塊采用50MHZ的有源晶振貼片，有4只引腳。一個完整的振蕩器，其中除了石英晶體外，還有晶體管和阻容元件，因此體積較大。但是其抗干擾能力強(qiáng)，信號穩(wěn)定。

3 硬件電路設(shè)計

一塊PCB板的設(shè)計分為三個步驟：層數(shù)、布局和布線；

層數(shù)主要由系統(tǒng)的復(fù)雜性決定，本次復(fù)飛告警PCB板采用了雙層走線的設(shè)計，其中上層走信號線和電源線，底層使用敷銅作為數(shù)字地，這樣能夠有更好的屏蔽性；

布局遵循四個原則：

（1）按照電路模數(shù)特性布局，把模擬和數(shù)字電路分開，并使信號流通盡可能不跨區(qū)域，這樣可以減小電路板中模擬和數(shù)字之間的干擾。

（2）核心芯片放在中間，其他配置芯片圍繞。

（3）同一個功能模塊的器件盡可能擺放在一起，便于分析和檢查。

（4）盡可能讓元器件排列整齊，美觀。這樣還有利于PCB板焊接和批量生產(chǎn)。

布線的關(guān)鍵在于保持信號的完整性，而影響信號完整性的因素主要有傳輸線的長度、電阻匹配以及電磁干擾、串?dāng)_等。盡量避免走折線，可以采用45°折線或者弧線代替折線。在有些時候還可以把時鐘信號用一根地線包圍，隔離干擾。

PCB電路圖如下所示：

4 結(jié)語

本文通過對原有復(fù)飛告警系統(tǒng)的分析和現(xiàn)在管制的需求，并結(jié)合新的技術(shù)，制作了基于FPGA的復(fù)飛告警系統(tǒng)。論文簡要的介紹了復(fù)飛告警的電源模塊、FPGA模塊和PCB制作。雖然這次設(shè)計結(jié)果達(dá)到了設(shè)計初的目標(biāo)，但是其中還有許多不足處，如集成度還可以在提高，沒有仿真結(jié)果等，希望在以后的制作中能夠解決這些問題。

參考文獻(xiàn)

[1]童鵬，胡以華.FPGA器件選型研究[J].現(xiàn)代電子技術(shù)，2007（10）.

[2]胡學(xué)芝.電源濾波器和電磁干擾濾波模塊及應(yīng)用[J].低壓電器，2000（06）.

[3]羅宇翔，俞恢春，李思雄.PCB板層布局與EMC[J].安全與電磁兼容，2003（05）.

[4]（美）DouglasBrooks著，劉雷波，趙巖譯.信號完整性問題和印制電路板設(shè)計[M].北京：機(jī)械工業(yè)出版社，2005.

[5]周路.高速電路信號完整性分析與設(shè)計[D].電子科技大學(xué)，2011.